先进晶圆级封装技术，主要包括了五大要素： 01 晶圆级凸块(Wafer Bumping)技术 02 扇入型(Fan-In)晶圆级封装技术 03 扇出型(Fan-Out)晶圆级封装技术 04 2.5D 晶圆级封装技术(包含IPD) 05 3D 晶圆级封装技术(包含IPD) 晶圆凸块(Wafer Bumping)，顾名思义，即是在切割晶圆之前，于晶圆的预设位置上形成或安装焊球(亦称凸块…
查看详情 目前热门的3D IC封装、HBM以及FOWLP等先进封装工艺都可见到真空压膜机的踪迹。 真空压膜通常是指在设备的真空模块内将干膜材料与基材进行贴合，完成加热压膜动作，常见的真空压膜机通常都是采用单段加压覆膜以及预贴膜的方式，但该方式对于表面具有许多细微凸凹结构的晶圆(如高深宽比TSV孔洞、高密度Cu Pillar Bump等)无法满足其高深宽比结构的干膜填覆的晶圆级封装需求;另外，先…
查看详情
芯片与粘接材料间空洞解决方案 引起胶水气泡的原因一般有两种，其一，在倒入胶水时候，导致空气进入胶水内部，而胶水黏度比较高，使空气无法从中逃脱;其二，调试胶水不均匀，两种就是导致胶水出现气泡最直接的原因。芯片粘接过程中空洞的出现会导致很多问题的出现，最严重，全线无法生产，需要保证粘接效果无气泡也是非常重要的。 粘接焊接气泡解决方案： 01 洁净度 使用芯片粘接工艺时，应保证粘接界面有良好…
查看详情
功率半导体的功能主要是对电能进行转换，对电路进行控制，改变电子装置中的电压和频率，直流或交流等，具有处理高电压，大电流的能力。 在过去相当长的一段时间里，功率半导体市场一直由欧、美、日等外资巨头牢牢占据着主导地位，随着近年来新能源汽车的发展，许多本土企业也纷纷入局。放眼市场，不论是传统Si功率器件IGBT、MOSFET，还是以SiC、GaN等为代表的第三代半导体，国内都有企业布局。 01 …
查看详情 什么是TSV?TSV是硅通孔的简写，利用通孔进行垂直的电连接，贯穿WAFER或芯片。一般来讲这种技术被一些类似台积电，联电和格芯等全球代工厂代工厂制造的。TSV可以替代引线键合和倒装焊技术。 TSV用于2.5 d和3 d封装，用于电连接。根据TSV被制作的时间顺序有3种类型的TSV，分别指在晶圆制作工艺中的前，中或后段。第一个在晶圆制作工艺前段，意味着TSV在FEOL段前加工而成。因此工…
查看详情 点胶和底部填充的路径与模式基本要求 在设计点胶路径时，不仅要考虑点胶效率和填充流动形态，为了在BGA及类似器件的边缘良好成型，还要认真考虑器件边缘溢胶区域限制。日前的电子产品，由于其高密度组装特点，其溢胶区域通常受到限制。某些特定区域溢胶甚至不能超过器件边沿的0.1mm，较普遍的是小于0.2mm，见图7A和7B;同时限制区域外的胶痕厚度不能高过PCB表面20um。由此可见，对于手持式产品的高…
查看详情
此类气泡一般较少并且有规律(1-2pcs左右，基本在同一位置)。 产生此类气泡主要有以下几方面的原因： 1.点胶机速度过快。点胶速度过快是万恶之源。 2.点胶针头位置不合理 or 针头毛刺现象严重。位置不合理包括预设针头初始位置不合理、针头高度不合理、点胶过程中机器 or 夹具偏差 or 支架起伏 or 作业员未按要求统一放置支架所带来的针头偏离合理位置等。 3.支架吸湿 or 表…
查看详情
包括SiC在内的第三代半导体产业链包括包括衬底→外延→设计→制造→封装。其中，衬底是所有半导体芯片的底层材料，起到物理支撑、导热、导电等作用;外延是在衬底材料上生长出新的半导体晶层，这些外延层是制造半导体芯片的重要原料，影响器件的基本性能;设计包括器件设计和集成电路设计，其中器件设计包括半导体器件的结构、材料，与外延相关性很大;制造需要通过光刻、薄膜沉积、刻蚀等复杂工艺流程在外延片上制作出设计…
查看详情
1月28日，在广东省高质量发展大会上，华润微电子有限公司总裁李虹、粤芯半导体总裁陈卫分别对外公布了最新项目动态，立下“军令状”。 华润微深圳建设的12英寸特色工艺集成电路生产线一期总投资额超220亿元，争取2024年年底实现通线投产!粤芯半导体，加快三期项目建设，争取2023年年底设备搬入、明年投产! 1、新进展!华润微深圳：12英寸集成电路生产线项目：2024年年底实现通线投产! 1月…
查看详情
