先进晶圆级封装技术主要包括的五大要素

[发布日期：2023-04-11 14:01:55]　点击：

　　先进晶圆级封装技术，主要包括了五大要素：

　　01 晶圆级凸块(Wafer Bumping)技术

　　02 扇入型(Fan-In)晶圆级封装技术

　　03 扇出型(Fan-Out)晶圆级封装技术

　　04 2.5D 晶圆级封装技术(包含IPD)

　　05 3D 晶圆级封装技术(包含IPD)

　　晶圆凸块(Wafer Bumping)，顾名思义，即是在切割晶圆之前，于晶圆的预设位置上形成或安装焊球(亦称凸块)。晶圆凸块是实现芯片与 PCB 或基板(Substrate)互连的关键技术。凸块的选材、构造、尺寸设计，受多种因素影响，如封装大小、成本及电气、机械、散热等性能要求。

　　印刷型凸点(Printed Bump)技术、共晶电镀型落球(Ball Drop with Eutectic Plating)技术、无铅合金(Lead-Free Alloy)及铜支柱合金(Copper-Pillar Alloy)凸点技术，扇入型晶圆级封装(Fan-In Wafer Level Package，FIWLP)技术，业内亦称晶圆级芯片规模封装(Wafer Level Chip Scale Package，WLCSP)技术，是当今各类晶圆级封装技术中的主力。近两年，扇入型晶圆级封装产品的全球出货量都保持在每年三百亿颗以上，主要供给手机、智能穿戴等便携型电子产品市场。

　　随着便携型电子产品的空间不断缩小、工作频率日益升高及功能需求的多样化，芯片输入/输出(I/O)信号接口的数目大幅增加，凸块及焊球间距(Bump Pitch & Ball Pitch)的精密程度要求渐趋严格，再分布层(RDL)技术的量产良率也因此越发受重视。在这种背景下，扇出型封装(Fan-Out Wafer Level Package，FOWLP) 及扇入扇出混合型(Hybrid Fan-In/Fan-Out)等高端晶圆级封装技术应运而生。

　　这里我们拓展介绍一下，再分布层(Re-Distribution Layer，RDL)技术。在晶圆级封装制程里面, 再分布层技术主要用于在裸芯(Bare Die)和焊球之间重新规划(也可理解为优化)信号布线、传输的路径，以达到将晶圆级封装产品的信号互联密度、整体灵活度最大化的目的。RDL 的技术核心，简单来说就是在原本的晶圆上附加了一层或多层的横向连接，用来传输信号。

　　台湾ELT的全自动晶圆级真空压膜机系统，区别于传统使用滚轮压式的贴膜机，创新采用真空贴膜+压膜后切膜的专利技术。干膜先预铺设(不与基材接触)，腔体抽真空后进行贴压膜，配合以震荡式软性气囊的多段热压作用，尤其适合晶圆表面具有凹凸起伏结构图案的贴压膜制程。如：Flip Chip制程的NCF压膜、Fan-out制程的Mold sheet压膜以及3D-IC制程所需的TSV填孔等。可实现近乎完美无气泡及业界最高深宽比(1:20)填充的贴压膜;可兼容匹配8”及12”晶圆封装工艺。内部搭配自动切割系统，压膜后设备切割系统进行裁膜，匹配多种干膜材料，还可扩充压膜腔体进行二次表面整平压合，无须另外加装整平系统，节省成本。另外，手动型号还可铺设离型膜，可避免压膜中所造成的残胶影响。